

VERTRAG ÜBER DIE INTERNATIONALE ZUSAMMENARBEIT AUF DEM GEBIET DES PATENTWESENS



PCT

INTERNATIONALER VORLÄUFIGER BERICHT ÜBER DIE PATENTIERBARKEIT

(Kapitel II des Vertrags über die internationale Zusammenarbeit auf dem Gebiet des Patentwesens)

REC'D 07 APR 2006

WIPO PCT

Aktenzeichen des Anmelders oder Anwalts S3485GC/aja	WEITERES VORGEHEN siehe Formblatt PCT/PEA/416	
Internationales Aktenzeichen PCT/EP2005/001165	Internationales Anmeldedatum (Tag/Monat/Jahr) 04.02.2005	Prioritätsdatum (Tag/Monat/Jahr) 27.02.2004
Internationale Patentklassifikation (IPC) oder nationale Klassifikation und IPC INV. H03M3/04		
Anmelder INFINEON TECHNOLOGIES AG et al.		
<p>1. Bei diesem Bericht handelt es sich um den internationalen vorläufigen Prüfungsbericht, der von der mit der internationalen vorläufigen Prüfung beauftragten Behörde nach Artikel 35 erstellt wurde und dem Anmelder gemäß Artikel 36 übermittelt wird.</p> <p>2. Dieser BERICHT umfaßt insgesamt 7 Blätter einschließlich dieses Deckblatts.</p> <p>3. Außerdem liegen dem Bericht ANLAGEN bei; diese umfassen</p> <p>a. <input checked="" type="checkbox"/> (an den Anmelder und das Internationale Büro gesandt) insgesamt 6 Blätter; dabei handelt es sich um</p> <p><input type="checkbox"/> Blätter mit der Beschreibung, Ansprüchen und/oder Zeichnungen, die geändert wurden und diesem Bericht zugrunde liegen, und/oder Blätter mit Berichtigungen, denen die Behörde zugestimmt hat (siehe Regel 70.16 und Abschnitt 607 der Verwaltungsvorschriften).</p> <p><input type="checkbox"/> Blätter, die frühere Blätter ersetzen, die aber aus den in Feld Nr. 1, Punkt 4 und im Zusatzfeld angegebenen Gründen nach Auffassung der Behörde eine Änderung enthalten, die über den Offenbarungsgehalt der internationalen Anmeldung in der ursprünglich eingereichten Fassung hinausgeht.</p> <p>b. <input type="checkbox"/> (nur an das Internationale Büro gesandt) insgesamt (bitte Art und Anzahl der/des elektronischen Datenträger(s) angeben), der/die ein Sequenzprotokoll und/oder die dazugehörigen Tabellen enthält/enhalten, nur in elektronischer Form, wie im Zusatzfeld betreffend das Sequenzprotokoll angegeben (siehe Abschnitt 802 der Verwaltungsvorschriften).</p>		
<p>4. Dieser Bericht enthält Angaben zu folgenden Punkten:</p> <p><input checked="" type="checkbox"/> Feld Nr. I Grundlage des Berichts</p> <p><input type="checkbox"/> Feld Nr. II Priorität</p> <p><input type="checkbox"/> Feld Nr. III Keine Erstellung eines Gutachtens über Neuheit, erfinderische Tätigkeit und gewerbliche Anwendbarkeit</p> <p><input type="checkbox"/> Feld Nr. IV Mangelnde Einheitlichkeit der Erfindung</p> <p><input checked="" type="checkbox"/> Feld Nr. V Begründete Feststellung nach Artikel 35(2) hinsichtlich der Neuheit, der erfinderischen Tätigkeit und der gewerblichen Anwendbarkeit; Unterlagen und Erklärungen zur Stützung dieser Feststellung</p> <p><input type="checkbox"/> Feld Nr. VI Bestimmte angeführte Unterlagen</p> <p><input checked="" type="checkbox"/> Feld Nr. VII Bestimmte Mängel der internationalen Anmeldung</p> <p><input checked="" type="checkbox"/> Feld Nr. VIII Bestimmte Bemerkungen zur internationalen Anmeldung</p>		
Datum der Einreichung des Antrags 02.08.2005	Datum der Fertigstellung dieses Berichts 06.04.2006	
Name und Postanschrift der mit der internationalen vorläufigen Prüfung beauftragten Behörde  Europäisches Patentamt D-80298 München Tel. +49 89 2399 - 0 Tx: 523656 epmu d Fax: +49 89 2399 - 4465	Bevollmächtigter Bediensteter Henderson, R Tel. +49 89 2399-8158 	

INTERNATIONALER VORLÄUFIGER BERICHT ÜBER DIE PATENTIERBARKEIT

Internationales Aktenzeichen
PCT/EP2005/001165

Feld Nr. I Grundlage des Berichts

1. Hinsichtlich der **Sprache** beruht der Bericht auf der internationalen Anmeldung in der Sprache, in der sie eingereicht wurde, sofern unter diesem Punkt nichts anderes angegeben ist.
- ☐ Der Bericht beruht auf einer Übersetzung aus der Originalsprache in die folgende Sprache, bei der es sich um die Sprache der Übersetzung handelt, die für folgenden Zweck eingereicht worden ist:
- ☐ internationale Recherche (nach Regeln 12.3 und 23.1 b))
 - ☐ Veröffentlichung der internationalen Anmeldung (nach Regel 12.4)
 - ☐ internationale vorläufige Prüfung (nach Regeln 55.2 und/oder 55.3)
2. Hinsichtlich der **Bestandteile*** der internationalen Anmeldung beruht der Bericht auf (*Ersatzblätter, die dem Anmeldeamt auf eine Aufforderung nach Artikel 14 hin vorgelegt wurden, gelten im Rahmen dieses Berichts als "ursprünglich eingereicht" und sind ihm nicht beigelegt*):

Beschreibung, Seiten

1-44 in der ursprünglich eingereichten Fassung

Ansprüche, Nr.

22 in der ursprünglich eingereichten Fassung

1-21 eingegangen am 01.08.2005 mit Schreiben vom 29.07.2005

Zeichnungen, Figuren

1-11 in der ursprünglich eingereichten Fassung

☐ einem Sequenzprotokoll und/oder etwaigen dazugehörigen Tabellen - siehe Zusatzfeld betreffend das Sequenzprotokoll

3. ☐ Aufgrund der Änderungen sind folgende Unterlagen fortgefallen:
- ☐ Beschreibung: Seite
 - ☐ Ansprüche: Nr.
 - ☐ Zeichnungen: Blatt/Abb.
 - ☐ Sequenzprotokoll (*genaue Angaben*):
 - ☐ etwaige zum Sequenzprotokoll gehörende Tabellen (*genaue Angaben*):
4. ☐ Dieser Bericht ist ohne Berücksichtigung (von einigen) der diesem Bericht beigelegten und nachstehend aufgelisteten Änderungen erstellt worden, da diese aus den im Zusatzfeld angegebenen Gründen nach Auffassung der Behörde über den Offenbarungsgehalt in der ursprünglich eingereichten Fassung hinausgehen (Regel 70.2 c)).
- ☐ Beschreibung: Seite
 - ☐ Ansprüche: Nr.
 - ☐ Zeichnungen: Blatt/Abb.
 - ☐ Sequenzprotokoll (*genaue Angaben*):
 - ☐ etwaige zum Sequenzprotokoll gehörende Tabellen (*genaue Angaben*):

* Wenn Punkt 4 zutrifft, können einige oder alle dieser Blätter mit der Bemerkung "ersetzt" versehen werden.

INTERNATIONALER VORLÄUFIGER BERICHT ÜBER DIE PATENTIERBARKEIT

Internationales Aktenzeichen
PCT/EP2005/001165

Feld Nr. V Begründete Feststellung nach Artikel 35 (2) hinsichtlich der Neuheit, der erfinderischen Tätigkeit und der gewerblichen Anwendbarkeit; Unterlagen und Erklärungen zur Stützung dieser Feststellung

1. Feststellung
- | | |
|--------------------------------|----------------------|
| Neuheit (N) | Ja: Ansprüche 1-21 |
| | Nein: Ansprüche |
| Erfinderische Tätigkeit (IS) | Ja: Ansprüche |
| | Nein: Ansprüche 1-21 |
| Gewerbliche Anwendbarkeit (IA) | Ja: Ansprüche: 1-21 |
| | Nein: Ansprüche: |

2. Unterlagen und Erklärungen (Regel 70.7):

siehe Beiblatt

Feld Nr. VII Bestimmte Mängel der internationalen Anmeldung

Es wurde festgestellt, daß die internationale Anmeldung nach Form oder Inhalt folgende Mängel aufweist:

siehe Beiblatt

Feld Nr. VIII Bestimmte Bemerkungen zur internationalen Anmeldung

Zur Klarheit der Patentansprüche, der Beschreibung und der Zeichnungen oder zu der Frage, ob die Ansprüche in vollem Umfang durch die Beschreibung gestützt werden, ist folgendes zu bemerken:

siehe Beiblatt

Zu Punkt V.

1. Es wird auf die folgenden Dokumente verwiesen:

D1 = US6346898

D2 = US6473019

D3 = US6642873

2. Dokument D1 wird als nächstliegender Stand der Technik angesehen.
3. Die vorliegende Anmeldung erfüllt nicht die Erfordernisse des Artikels 33(3) PCT, weil der Gegenstand des Anspruchs 1 nicht auf einer erfinderischen Tätigkeit beruht.
- 3.1 Dokument D1 (Figure 4 und 5; Spalte 2, Zeile 41 - Spalte 3, Zeile 64) offenbart einen Multibit-Delta-Sigma-Wandler 400 mit
- a) einem Eingang für ein analoges Eingangssignal 102,
 - b) einem Ausgang für ein digitales Ausgangssignal 406,
 - c) einem Digital-Analog-Wandler 104 zum Wandeln des digitalen Ausgangssignals 110 zu einem analogen Rückkopplungssignal (über 104),
 - d) einer Summiereinrichtung 105 zum Bilden der Differenz zwischen dem Eingangssignal 102 und dem Rückkopplungssignal,
 - e) einem Filter 101 zum Filtern des Differenzsignals und
 - f) einer getakteten Quantisiereinrichtung 404 zum Quantisieren des gefilterten Differenzsignals zu dem digitalen Ausgangssignal 406, wobei
 - g) die Quantisiereinrichtung 404 eine Anzahl Y Komparatoren aufweist 510, die das gefilterte Signal mit jeweils einem dem jeweiligen Komparator zugehörigen Referenzpotenzial 504 vergleichen und
 - h) die jeweils ein Vergleichsergebnis 508 an einen Dekodierer 109 ausgeben, der aus den Vergleichsergebnissen das digitale Ausgangssignal erzeugt 110, und wobei
 - i) die Referenzpotenziale in Abhängigkeit von einem vorherigen Vergleichsergebnis nachgeführt sind 512;516;518.

- 3.2 Der Gegenstand von Anspruch 1 unterscheidet sich von D1 lediglich dadurch, daß die Quantiziereinrichtung weniger als 2^N-1 Komparatoren aufweist.
- 3.3 Davon ausgehend stellt sich die technische Aufgabe, die Anzahl der benötigten Bauelementen des in D1 dargestellten Sigma-Delta-Wandlers zu minimieren.
- 3.4 Eine solche Lösung der technischen Aufgabe, nämlich in dem Anspruch 1 lediglich zu definieren, dass die Quantiziereinrichtung des Wandlers weniger als 2^N-1 Komparatoren aufweist, kann nicht auf einer erfinderischen Tätigkeit beruhen, da dies als eine naheliegende Maßnahme eines Fachmanns angesehen wird.
- 3.5 Daher beruht der Gegenstand des Anspruchs 1 nicht auf einer erfinderischen Tätigkeit.
4. Der oben erhobene Einwand bezieht sich mutatis mutandis auf den unabhängigen Anspruch 10.

Anmerkung: Die Beaufschlagung eines Signals mit einem Potenzial-Offset und dieser anstelle einem Referenzpotenzial nachzuführen ist einem Fachmann geläufig. Ein solches Maßnahme ist insofern auch neheliegend bzw. offensichtlich anzusehen, da die damit erreichten Vorteile ohne weiteres zu ersehen sind bzw. sich für den Fachmann kein weiterer überraschender technischer Effekt durch diesen Austausch begründet. Darüber hinaus ist die Anwendung eines sogenannten Dither-Signals (Potenzial-Offset) um den dynamischen Bereich eines Sigma-Delta-Wandlers zu verbessern, dem Fachmann ebenso bereits bekannt.

5. Die in den abhängigen Ansprüchen 2-9 und 11-21 enthaltenen zusätzlichen Merkmale werden als fachübliche Maßnahmen angesehen, die in Kombination mit den Merkmalen der unabhängigen Ansprüche nicht zu einem auf erfinderischer Tätigkeit beruhenden Gegenstand führen können. Dazu wird auf folgende Punkte verwiesen:

Zu den Ansprüchen 2-3,21: D1 offenbart eine Summiereinrichtung¹⁰⁵ und ein Filter¹⁰¹, das Inegratoren aufweist (Spalte 1, Zeile 36-43). Verstärker sind bereits

bekannt.

Zu den Ansprüchen 4,17: D1 offenbart eine Schaltsteuerung 516, die die Referenzpotenziale in Abhängigkeit von dem vorherigen Vergleichsergebnis an die Komparatoren schaltet. Thermometercodes als digitales Ausgangssignal sind bekannt.

Zu den Ansprüchen 5,6: D1 (Fig. 3) zeigt ein "DEM"-Element mit einem Filter. Dem Fachmann ist bekannt, daß ein solches Filter mit einem Speicher ausgeführt werden kann. Die Anwendung von Speichern ist sowieso im allgemeinen geläufig.

Zu den Ansprüchen 7,8,12,13,15,20: Diese Ansprüche enthalten Merkmale, die zwangsläufig alternative Quantisierungstopologien bzw. Wandlertopologien entsprechen. Zum Beispiel D3 (Fig. 2-4).

Zu Anspruch 8: D1 (Fig. 5) offenbart daß verschiedene Referenzpotenziale schaltbar sind.

6. Mit diesem Bericht endet die internationale vorläufige Prüfung (IPE). Er dient dazu, dem Anmelder behilflich zu sein, falls er sich entscheiden sollte, in die Nationale bzw. Regionale Phase einzutreten. Es ist deshalb nicht angebracht, eine Erwiderung zu diesen Bericht gegenüber der mit der internationalen vorläufigen Prüfung beauftragten Behörde (IPEA) einzureichen.

Bei Eintritt in die Nationale bzw. Regionale Phase, insbesondere vor dem Europäische Patentamt, wären Änderungen vorzunehmen, um die in Teil V, VII und VIII dieses Berichts erhobenen Einwände zu beseitigen.

Zu Punkt VII

1. Die unabhängigen Anordnungsansprüche sind nicht in der zweiteiligen Form abgefaßt und gegenüber D1 abgegrenzt, Regel 6.3(b) PCT.
2. Die Erfordernisse der Regel 5.1(a)(ii) PCT sind nicht erfüllt, da das Dokument D1, das den nächsten Stand der Technik darstellt, nicht in Beschreibung gewürdigt ist.

Zu Punkt VIII

1. Die Ansprüche 1 und 10 erfüllen nicht die Erfordernisse des Artikels 6 PCT.

Die Ansprüche 1 und 10 wurden zwar als getrennte, unabhängige Ansprüche abgefaßt, sie scheinen sich aber tatsächlich auf ein und denselben Gegenstand zu beziehen und unterscheiden sich voneinander offensichtlich nur durch voneinander abweichende Definitionen des Gegenstandes, für den Schutz begehrt wird bzw. nur durch die für die Merkmale dieses Gegenstandes verwendete Terminologie. Somit sind die Ansprüche nicht knapp gefaßt. Ferner mangelt es den Ansprüchen insgesamt an Klarheit, da es aufgrund der Vielzahl unabhängiger Ansprüche schwierig, wenn nicht unmöglich ist, den Gegenstand des Schutzbegehrens zu ermitteln, und damit Dritten die Feststellung des Schutzzumfangs in unzumutbarer Weise erschwert wird.

Um der Erfordernis der Knappheit gemäß Artikel 6 PCT zu erfüllen, würde ein einziger unabhängiger Anordnungsanspruch genügen.

2. Im Hinblick auf den im Punkt V erhobenen Einwand erfüllen die Ansprüche 1 und 10 auch nicht die Erfordernisse des Artikels 6 PCT, weil bei ihnen versucht wird, die Erfindung durch das zu erreichende Ergebnis zu definieren.

Der in D1 offenbarte Wandler erfordert eine Anzahl von 2^N-1 Komparatoren bei einer Bitbreite von N. Der in den Ansprüchen 1 und 10 definierte Wandler erfordert bei der gleichen Bitbreite weniger als 2^N-1 Komparatoren. Die Ansprüche 1 und 10 definieren jedoch nicht, wie das in D1 gezeigte, gleiche Ergebnis, mit weniger als 2^N-1 Komparatoren erreicht wird. Daher sind solche Ansprüche nicht erlaubt.

Neue Patentansprüche

1. Stromsparender Multibit-Delta-Sigma-Wandler (1) mit:

5 a) einem Eingang (2) für ein analoges Eingangssignal (ZA) und einem Ausgang (3) für ein digitales Ausgangssignal (ZD);

10 b) einem Digital-Analog-Wandler (4), der eine Bitbreite N aufweist, zum Wandeln des digitalen Ausgangssignals (ZD) zu einem analogen Rückkopplungssignal (Z3);

15 c) einer Summiereinrichtung (5) zum Bilden der Differenz zwischen dem Eingangssignal (ZA) und dem Rückkopplungssignal (Z3);

d) einem Filter (6) zum Filtern des Differenzsignals (Z1); und

20 e) einer getakteten Quantisiereinrichtung (7) zum Quantisieren des gefilterten Differenzsignals (Z2) zu dem digitalen Ausgangssignal (ZD) mit der Bitbreite N;

wobei die Quantisiereinrichtung (7) weniger als 2^{N-1}
25 Komparatoren (21, 22, 23) aufweist, die das gefilterte Signal (Z2) mit jeweils einem dem jeweiligen Komparator (21, 22, 23) zugehörigen Referenzpotenzial (U0, ...U6) vergleichen und die jeweils ein Vergleichsergebnis (V1, V2, V3) an einen Dekodierer (33) ausgeben, der aus den Vergleichsergebnissen
30 (V1, V2, V3) das digitale Ausgangssignal (ZD) erzeugt, und wobei die Referenzpotenziale (U0,...U6) in Abhängigkeit von einem vorherigen Vergleichsergebnis nachgeführt sind.

2. Multibit-Delta-Sigma-Wandler (1) nach Anspruch 1,
35 d a d u r c h g e k e n n z e i c h n e t ,

dass die Summiereinrichtung (6) einen Differenzverstärker (35) zum Verstärken der Differenz zwischen dem Eingangssignal (ZA) und dem Rückkopplungssignal (Z3) aufweist.

- 5 3. Multibit-Delta-Sigma-Wandler (1) nach Anspruch 2,
d a d u r c h g e k e n n z e i c h n e t ,
dass das Filter (6) einen Integrierer zum Integrieren des
verstärkten Differenzsignals (Z1) aufweist
- 10 4. Multibit-Delta-Sigma-Wandler (1) nach einem der
vorhergehenden Ansprüche,
d a d u r c h g e k e n n z e i c h n e t ,
dass die Quantisiereinrichtung (7) eine Schaltsteuerung (8,
12) aufweist, die in Abhängigkeit von dem vorherigen
15 Vergleichsergebnis an die Komparatoren (21, 22, 23)
Referenzpotenziale schaltet (U0, ... U6), so dass bei einer
Änderung des Eingangssignals (ZA) mindestens einer der
Komparatoren (21, 22, 23) sein Vergleichsergebnis (V1, V2,
V3) ändert.
- 20 5. Multibit-Delta-Sigma-Wandler (1) nach einem der
vorhergehenden Ansprüche,
d a d u r c h g e k e n n z e i c h n e t ,
dass ein Speicher (13) zum Zwischenspeichern des digitalen
25 Ausgangssignals (ZD) vorgesehen ist.
6. Multibit-Delta-Sigma-Wandler (1) nach einem der vorherigen
Ansprüche,
d a d u r c h g e k e n n z e i c h n e t ,
30 dass die Schaltsteuerung (8, 12) an den Speicher (13)
gekoppelt ist und in Abhängigkeit von dem
zwischenengespeicherten Ausgangssignal (ZD) die
Referenzpotenziale (U0, ... U6) an die Komparatoren (21, 22,
23) schaltet.
- 35 7. Multibit-Delta-Sigma-Wandler (1) nach einem der
vorhergehenden Ansprüche,

d a d u r c h g e k e n n z e i c h n e t ,
dass die Quantisiereinrichtung (7) mindestens einen ersten,
zweiten und dritten Komparator (21, 22, 23) mit jeweils einem
ersten, einem zweiten Eingang (24-29) und einem Ausgang (30,
5 31, 32) aufweist, wobei an die ersten Eingänge (24, 25, 26)
das gefilterte Signal (Z2) angelegt ist, die Ausgänge (30,
31, 32) jeweils ein Vergleichsergebnis (V1, V2, V3) liefern
und an die zweiten Eingänge (27, 28, 29) ein erstes, zweites
und drittes Referenzpotenzial (U0, ...U6) geschaltet ist,
10 wobei das zweite Referenzpotenzial zwischen dem ersten und
dritten Referenzpotenzial liegt und dem Potenzial des
gefilterten Signals (Z2) am nächsten liegt.

8. Multibit-Delta-Sigma-Wandler (1) nach einem der
15 vorhergehenden Ansprüche,
d a d u r c h g e k e n n z e i c h n e t ,
dass die Referenzpotenziale (U0, ..U6) äquidistant sind.

9. Multibit-Delta-Sigma-Wandler (1) nach einem der
20 vorhergehenden Ansprüche,
d a d u r c h g e k e n n z e i c h n e t ,
dass $2^N - 1$ verschiedene Referenzpotenziale (U0, ...U6)
schaltbar sind.

25 10. Stromsparender Multibit-Delta-Sigma-Wandler (100) mit:

- a) einem Eingang (2) für ein analoges Eingangssignal (ZA) und
einem Ausgang (3) für ein digitales Ausgangssignal (ZD);
- 30 b) einem Digital-Analog-Wandler (4), der eine Bitbreite N
aufweist, zum Wandeln des digitalen Ausgangssignals (ZD) zu
einem analogen Rückkopplungssignal (Z3);
- c) einer Summiereinrichtung (5) zum Bilden der Differenz
35 zwischen dem Eingangssignal (ZA) und dem Rückkopplungssignal
(Z3);

d) einem Filter (6) zum Filtern des Differenzsignals (Z1);
und

e) einer getakteten Quantisiereinrichtung (7) zum
5 Quantisieren des gefilterten Differenzsignals (Z2) zu dem
digitalen Ausgangssignal (ZD) mit der Bitbreite N;

wobei die Quantisiereinrichtung (107) das gefilterte Signal
mit einem Potenzial-Offset (PO) beaufschlagt und weniger als
10 2^N-1 Komparatoren aufweist, die das gefilterte und
beaufschlagte Signal (Z4) mit jeweils einem dem jeweiligen
Komparator (21, 22, 23) zugehörigen Referenzpotenzial (U0,
...U6) vergleichen, und die jeweils ein Vergleichsergebnis
(V1, V2, V3) an einen Dekodierer (33) ausgeben, der aus den
15 Vergleichsergebnissen das digitale Ausgangssignal (ZD)
erzeugt,
und wobei der Potenzial-Offset (PO) in Abhängigkeit von einem
vorherigen Vergleichsergebnis nachgeführt ist.

20 11. Multibit-Delta-Sigma-Wandler (100,300) nach Anspruch 10,
dadurch gekennzeichnet,
dass eine Schaltsteuerung (108, 112, 312) vorgesehen ist, die
an die an Ausgänge (130, 131, 132) der Komparatoren
(121,122,123) gekoppelt ist, und in Abhängigkeit von den
25 Vergleichsergebnissen (V301,V302, V303) den Potenzial-Offset
(PO) einstellt.

12. Multibit-Delta-Sigma-Wandler (200,300) nach einem der
vorhergehenden Ansprüche,
30 dadurch gekennzeichnet,
dass der Digital-Analog-Wandler (204, 304) und die
Quantisiereinrichtung (207, 307) mit der Bitbreite N und mit
einer Bitbreite $M = \ln(Y+1)/\ln(2)$, die einer Anzahl Y der
Komparatoren (221, 222, 223, 321, 322, 323) entspricht,
35 betreibbar ist.

13. Multibit-Delta-Sigma-Wandler (200,300) nach Anspruch 12,

d a d u r c h g e k e n n z e i c h n e t ,
dass der Digital-Analog-Wandler (204, 304) und die
Quantisierereinrichtung (207, 307) zwischen den beiden
Bitbreiten N und M umschaltbar ist.

5

14. Multibit-Delta-Sigma-Wandler (200, 300) nach einem der
vorhergehenden Ansprüche,

d a d u r c h g e k e n n z e i c h n e t ,

10 dass die Schaltsteuerung (208, 212, 239, 308, 312, 339) eine
Zähleinrichtung (239, 339) aufweist zum Erzeugen eines
digitalen Mittelwertsignals (X) in 2^N -Y-stelligem
Thermometerkode in Abhängigkeit von den Vergleichsergebnissen
(V201, V202, V203, V301, V302, V303).

15 15. Multibit-Delta-Sigma-Wandler (200, 300) nach Anspruch 14,
d a d u r c h g e k e n n z e i c h n e t ,
dass die Zähleinrichtung (239, 339) einen Vorwärts-
/Rückwärtszähler aufweist.

20 16. Multibit-Delta-Sigma-Wandler (200, 300) nach einem der
vorhergehenden Ansprüche,
d a d u r c h g e k e n n z e i c h n e t ,
dass der Dekodierer (33, 133) eine Addiereinrichtung (238,
338) aufweist zum Bilden des N-Bit breiten Ausgangssignals
25 (ZD) durch Kombinieren der Vergleichsergebnisse (V201, V202,
V203, V301, V302, V303) mit dem Mittelwertsignal (X).

17. Multibit-Delta-Sigma-Wandler (200, 300) nach einem der
vorhergehenden Ansprüche,

30 d a d u r c h g e k e n n z e i c h n e t ,

dass die Schaltsteuerung (208, 212, 239, 308, 312, 339) eine
Steuerlogik (212, 312) aufweist, die in Abhängigkeit von den
Vergleichsergebnissen (V201, V202, V203, V301, V302, V303)
entweder die Vergleichsergebnisse (V201, V202, V203, V301,
35 V302, V303) in Y-stelligem, M Bit breiten Thermometerkode als
digitales Ausgangssignal (ZD) schaltet oder die mit dem
Mittelwertsignal (X) kombinierten Vergleichsergebnisse (V201,

V202, V203, V301, V302, V303) als digitales Ausgangssignal (ZD) in 2^N -stelligem, N-Bit breiten Thermometerkode schaltet.

18. Multibit-Delta-Sigma-Wandler (300) nach einem der
5 vorhergehenden Ansprüche 11 - 18,
dadurch gekennzeichnet,
dass die Schaltsteuerung (308, 312, 339, 342) einen Referenz-Digital-Analog-Wandler (342) aufweist zum Erzeugen des Offset-Potenzial (PO) aus dem digitalen Mittelwertsignal (X).

10 19. Multibit-Delta-Sigma-Wandler (400, 500) nach einem der vorhergehenden Ansprüche,
dadurch gekennzeichnet,
dass die Quantisiereinrichtung (407, 507)

15 - einen Kompensations-Analog-Digital-Wandler (404, 504) aufweist zum Wandeln der Vergleichsergebnisse (V401, V402, V403) in mindestens ein analoges Kompensationssignal (ZK, ZK1, ZK2) und

20 - eine Addiereinrichtung (408, XP, XN) zum Subtrahieren des analogen Kompensationssignals (ZK, ZK1, ZK2) von dem gefilterten Differenzsignal (Z2) aufweist.

25 20. Multibit-Delta-Sigma-Wandler (400, 500) nach Anspruch 19, dadurch gekennzeichnet,
dass die Bitbreite des Kompensations-Analog-Digital-Wandlers (404, 504) der Anzahl der Komparatoren (21, 22, 23, 521, 522, 523) entspricht.

30 21. Multibit-Delta-Sigma-Wandler (400) nach Anspruch 19 oder 20,
dadurch gekennzeichnet,
dass ein Verstärker (405) zum Verstärken des analogen
35 Kompensationssignals (ZK) mit einem Kompensationsfaktor vorgesehen ist.